酔漢

昨晩は久しぶりに趣味で夜更かししました。 VHDLによるSINCOS CORDICの記述も大詰めです。まだ精度検証までいっていませんが、C++によるモデルとVHDLによるデザインの実行結果を常につきあわせているので、わり … 続きを読む

通常はmodelsimのvsimをコマンドラインだけで使っています。 テストベクターを読んで計算結果を返すだけなのでこれで構わないのですが、今日作業した分で大量の警告が出力されるようになりました。調べたところ、信号が不定 … 続きを読む

VHDLでconstantの配列を宣言した場合、それが1ポートのROMではなく、ばらばらの場所に置かれる単なる1,0の固定値になるという自信を持てるようになるには、まだまだ経験が足りません。

doxygenがVHDLに対応していたので使ってみたのですが、期待外れでした。 全体的に「ドキュメントにならない」という印象です。具体的にどこが、と言われると困るのですがドキュメント化してほしいところがドキュメントできな … 続きを読む

昨日のエントリにChuckさんからコメントを頂きました。 ↑クロックでデータの入力、（組み合わせ回路）演算開始、次の↑クロックで演算結果確定 これは「次の↑クロックでは前の演算結果が確定していて、それがそのまま出力してい … 続きを読む

VHDLで回路を記述していますが、クロックスキューが心配です。 全部の回路をクロックの立ち上がりエッジで動作させると、FPGA内部のクロックスキューによっては異常動作することがあり得ると思うのですが、どうでしょうか。 よ … 続きを読む

そろそろど素人による「プログラマから見たVHDLの難所」みたいもの書いてもいいかな、と考えています。 何かを書き記すにはレベルが低すぎるのですが、今感じていることはやがて消えていきますので。

週末はVHDLの型変換について調べていました。 だいぶわかってきたのですが、もう一押し、と思っていたところすばらしい解説を見つけました。VHDL Type Conversionにはビット・ベクトルと数値の間の変換をまとめ … 続きを読む