クロック・エッジ

By 酔漢 - Last updated: 水曜日, 10月 12, 2016 - Save & Share - Leave a Comment

昨晩は久しぶりに趣味で夜更かししました。

VHDLによるSINCOS CORDICの記述も大詰めです。まだ精度検証までいっていませんが、C++によるモデルとVHDLによるデザインの実行結果を常につきあわせているので、わりといい感触です。

昨晩のこっていたのは、パイプラインの挙動です。VHDLだけリセット結果がフラッシュされた最初のデータがゴミでした。このゴミの分だけパイプラインがずれています。

ここをきちんとモデルが表現できていない点を問題視しています。ゴミと言ってもUやXが出力されるわけではないため、パイプラインの長さが変るような妙な事が起きているのだと思います。

Posted in 日記 • • Top Of Page

Write a comment