Diary
SinCos CORDIC精度評価開始
VHDLで設計したSinCos CORDICの精度評価を開始しました。 実際には、精度評価をするのはVHDLによる設計ではなくC++によるモデルの方です。両者はビット単位で合致するようチェックをかけていますので、それを担 … 続きを読む
int32_t
32bit幅を仮定する整数をint32_tに変更しました。 「ポータブルにしよう」としたのはいいのですが、標準でビット幅保証の型が存在しているとは知りませんでした。不勉強です。
だいぶ落ち着いてきた
VHDLによるCORDICの実装は、だいぶ落ち着いてきました。 当初VHDLの習得をかねて初めたCORDICの実装ですが、現状では以下のような感じです。 32bit幅までの構成可能なワード幅 32段までの構成可能なワード … 続きを読む
PythonでVHDLテスト用の動作モデルを作ることの検討
先日すこしツイッターで呟きましたが、C言語というのはどうも余計な記述が多すぎる気がします。 {}を閉じるとかそういうことならともかく、クラスの宣言を丸々ヘッダファイルに持つなど、いくら分割コンパイルが切実な時代の設計とは … 続きを読む
GNU LDのライブラリ・リンクの順番
GNU LDのライブラリをリンクする順番で半日もがきつづけていました。 以下はLD呼び出し時のスクリーンショットですが、黄色で示した二つのライブラリ指定オプションの順序をひっくり返すと、リンクに失敗します。 そのときのエ … 続きを読む
理想の環境はTSSだった?
最近VHDLによる開発を勉強する環境について考えています。 現在は、VMwareによるLinux環境をあちこちに仕込み、渡り歩いて使っています。例えば、自宅のデスクトップ、自宅のラップトップ、持ち歩き用のUSBメモリ等で … 続きを読む
もう一箇所修正したい
VHDLで書いているCORDICですが、あと一箇所修正したいところがあります。 現在CORDICアルゴリズムの精度に影響する段数に関してはgenericとして指定できるようになっています。一方、直接の演算精度であるbit … 続きを読む