VHDLによるCORDICは、精度検証そっちのけで書き換えを続けています。リファクタリングを越えてインターフェースや階層構造、果ては根幹にかかわる構造まで書き換えていますので、全面刷新に近いです。
普通はこれだけ大規模な書き換えには躊躇するのですが、VHDLによる設計とC++によるモデルの実行結果を付き合わせて可視化するスクリプトを書いて常走らせているため、間違いを発見しやすく個々の作業に対する安心感があります。
よくわからないままに書いていたVHDLも度重なる書き換えを経て我がコードながら洗練されたものになり、勢いで書いていたC++モデルやテストベクター生成コードも全部クラス化しました。
CORDICアルゴリズムの引数の値域も拡張し、今はひたすらDoxygenコメントを書いています。仕事じゃないので時間制約もなく、楽しいです。