VHDLで書いているCORDICですが、あと一箇所修正したいところがあります。
現在CORDICアルゴリズムの精度に影響する段数に関してはgenericとして指定できるようになっています。一方、直接の演算精度であるbit幅についてはサブ・モジュールでは対応しているもののCORDICアルゴリズム全体としては対応していません。ここを拡張したいところです。
VHDLによる設計とC++によるモデルの双方が修正が必要なので少しまとまった時間が欲しいところです。一方で、リファクタリングを隙間時間でがんがん出来たのは、gitを使った渡り歩きとモデルを使った毎回のテストのおかげです。
モデルによるテストは楽ですわぁ。