UbuntuでVHDL編集を楽にするために、Eclipse Verilog Editorを導入してみました。
EclipseのNew Software Install…機能にも対応しているとのことですが、Ubuntu 16.04 の Eclipse 3.8で動作しなかったため、プラグインをダウンロードして /use/lib/eclipse/pluginsにコピーしました。
VHDLファイルを新しく作るウィザードに癖がありますが、VHDLの予約語入力補完機能とシンタックス･カラーリングがあるため大助かりです。Sigasi Studio Starterのほうが良い、という声も聞こえるのですが、SIGASIはEclipse 3シリーズにいんすとーるできませんのであきらめました。
次はModelSimのvsimをコマンドラインから動かします。