Eclipse Verilog Editor

By | 2016年9月10日

UbuntuでVHDL編集を楽にするために、Eclipse Verilog Editorを導入してみました。

EclipseのNew Software Install…機能にも対応しているとのことですが、Ubuntu 16.04 の Eclipse 3.8で動作しなかったため、プラグインをダウンロードして /use/lib/eclipse/pluginsにコピーしました。

VHDLファイルを新しく作るウィザードに癖がありますが、VHDLの予約語入力補完機能とシンタックス・カラーリングがあるため大助かりです。Sigasi Studio Starterのほうが良い、という声も聞こえるのですが、SIGASIはEclipse 3シリーズにいんすとーるできませんのであきらめました。

次はModelSimのvsimをコマンドラインから動かします。

コメントを残す

メールアドレスが公開されることはありません。 * が付いている欄は必須項目です

このサイトはスパムを低減するために Akismet を使っています。コメントデータの処理方法の詳細はこちらをご覧ください