VHDLの学習環境がととなったので、再び少しずつ前に進めることにしました。
とりあえずDDSを作りたいのですが、そうなると三角関数の実装が必要です。CORDICなり、DSPでよく使った三角関数の公式とテーブル･ルックアップを使った方法なりを実装することになります。
最初は手慣れたテーブル･ルックアップと思っていたのですが、乗算器を結構消費するんですよね。プロセッサとしてのDSPの場合、乗算器ははじめからあるもので有り、プログラムがシーケンシャルである以上、いくらでも使い回しができます。FPGAの場合、乗算器は限りある資源であり、並列に使用されるため明示的に時分割しない限りばんばん減っていきます。
とりあえずべた書きのパイプラインCODICかなぁと考えています。