<xdst> = DM(<ireg1>+=<mreg1>), <ydst> = PM(<ireg2>+=<mreg2>;
AX0 = DM( I0+=M1 ), AY0 = PM( I4+=M7 ); MX0 = DM( I2+=M1 ), MY1 = PM( I4+=M6 ); AX0 = DM( I3+=M1 ), MY0 = PM( I5+=M7 ); // AXnとMYnへのロードであってもいい。
DMバスとPMバスを使って二つのオペランドを同時にロードします。
デスティネーションはDMバス転送側がAXnとMXn、PMバス転送側がAYnとMYnです。また、DMバス転送はDAG1レジスタを使用し、PMバス転送はDAG2を使用します。アドレッシングはポスト・モディファイなので循環バッファ・アクセスが可能です。
循環バッファに関しては循環バッファ・アクセスを参照してください。DAG1、DAG2に関する詳細とデュアル・アクセス時の衝突に関してはDAGを参照してください。また、DM/PMバスによる16/24ビット転送に関しては後更新DM転送と後更新PM転送を参照してください。
<xdst> ::= AX0, AX1, MX0, MX1 <ydst> ::= AY0, AY1, MY0, MY1 <ireg1> ::= I0, I1, I2, I3 <mreg1> ::= M0, M1, M2, M3 <ireg2> ::= I4, I5, I6, I7 <mreg2> ::= M4, M5, M6, M7