Archive for '日記' Category

理想の環境はTSSだった?

By 酔漢 - Last updated: 土曜日, 10月 29, 2016

最近VHDLによる開発を勉強する環境について考えています。 現在は、VMwareによるLinux環境をあちこちに仕込み、渡り歩いて使っています。例えば、自宅のデスクトップ、自宅のラップトップ、持ち歩き用のUSBメモリ等で […]

もう一箇所修正したい

By 酔漢 - Last updated: 日曜日, 10月 23, 2016

VHDLで書いているCORDICですが、あと一箇所修正したいところがあります。 現在CORDICアルゴリズムの精度に影響する段数に関してはgenericとして指定できるようになっています。一方、直接の演算精度であるbit […]

すべてが盆栽になる

By 酔漢 - Last updated: 日曜日, 10月 23, 2016

VHDLのコードを整えています。 開発時に書き込んだデバッグ用の覚え書きなどを消しつつ、コメントを意味のある物に変更。変数名もあとから見直すとへんてこな物がありますのでこれを変更。 もうちょっと整えたいところもあります。

コメント形式のテスト

By 酔漢 - Last updated: 火曜日, 10月 18, 2016

ちょっと考えることがあって、コメント形式をいじってみました。テスト・ベクター生成プログラムです。 もともと、コメントは各行の右に書いていました。 こうしてみると、上に書いた方が遙かに合理的ですね。まぁ、わかりきったことで […]

リファクタリング、リファクタリング、リファクタリング

By 酔漢 - Last updated: 月曜日, 10月 17, 2016

VHDLによるCORDICは、精度検証そっちのけで書き換えを続けています。リファクタリングを越えてインターフェースや階層構造、果ては根幹にかかわる構造まで書き換えていますので、全面刷新に近いです。 普通はこれだけ大規模な […]

クロック・エッジ

By 酔漢 - Last updated: 水曜日, 10月 12, 2016

昨晩は久しぶりに趣味で夜更かししました。 VHDLによるSINCOS CORDICの記述も大詰めです。まだ精度検証までいっていませんが、C++によるモデルとVHDLによるデザインの実行結果を常につきあわせているので、わり […]

modelsimの威力に打ちのめされる

By 酔漢 - Last updated: 日曜日, 10月 9, 2016

通常はmodelsimのvsimをコマンドラインだけで使っています。 テストベクターを読んで計算結果を返すだけなのでこれで構わないのですが、今日作業した分で大量の警告が出力されるようになりました。調べたところ、信号が不定 […]

定数配列

By 酔漢 - Last updated: 土曜日, 10月 8, 2016

VHDLでconstantの配列を宣言した場合、それが1ポートのROMではなく、ばらばらの場所に置かれる単なる1,0の固定値になるという自信を持てるようになるには、まだまだ経験が足りません。

doxygenのVHDL対応

By 酔漢 - Last updated: 金曜日, 10月 7, 2016

doxygenがVHDLに対応していたので使ってみたのですが、期待外れでした。 全体的に「ドキュメントにならない」という印象です。具体的にどこが、と言われると困るのですがドキュメント化してほしいところがドキュメントできな […]

丸め付き算術右シフト

By 酔漢 - Last updated: 月曜日, 10月 3, 2016

丸め機能付の算術右シフト関数をVHDLで書きました。 丸めは演算の精度に大きく影響することはよく知られていますし、実験結果もそのとおりになります。たとえば、32bit NCOの精度評価でも丸めの有無で結果が変っています。 […]